# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-004817

(43) Date of publication of application: 12.01.2001

(51)Int.CI.

G02B 5/18

(21)Application number: 11-176064

(71)Applicant: CANON INC

(22)Date of filing:

22.06.1999


(72)Inventor:

TAMAMORI KENJI TANAKA ICHIRO

(54) DIFFRACTION OPTICAL ELEMENT AND MANUFACTURE THEREOF

(57)Abstract

PROBLEM TO BE SOLVED: To provide a diffraction optical element capable of improving diffraction efficiency. SOLUTION: A resist film 21 is formed (b) on BO(binary optic) element 1 (a). Next, the system is exposed to light with a reticle 22 as a mask to form a resist pattern 21a having a desired dimension (c). Moreover, regions having a pitch of a stepwise periodic structure of 7 μm or less is masked by the resist pattern 21a. After a reflection prevention film 23 having an eight layer stacking structure made of SiO2 and Al2O3 is formed (d) on the BO element 1 and the resist pattern 21a using a sputter method, the resist pattern 21a and the reflection prevention film (6) 23 formed on the resist pattern 21a are removed (e) using a lift-off method to form the reflection prevention film 23 having the eight layer stacking structure at a desired position having a pitch of the stepwise periodic structure of a diffraction grid unit on the BO element 1 of 7 μm or more, and a reflection prevention film 24 having an eight layer stacking structure made of SiO2 and Al2O3 is formed on the other face where the stepwise periodic structure of the BO element 1 is not formed using the sputter method in the same way as (d).



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開2001-4817

(P2001-4817A) (43)公開日 平成13年1月12日(2001.1.12)

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

G 0 2 B 5/18 G 0 2 B 5/18 2H049

審査請求	未請求	請求項の数12	ΟL
------	-----	---------	----

(全6頁)

(21)出願番号

特願平11-176064

(22)出願日

平成11年6月22日(1999.6.22)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 玉森 研爾

東京都大田区下丸子三丁目30番2号 キヤ

ノン株式会社内

(72) 発明者 田中 一郎

東京都大田区下丸子三丁目30番2号 キヤ

ノン株式会社内

(74)代理人 100075948

弁理士 日比谷 征彦


Fターム(参考) 2H049 AA03 AA04 AA33 AA37 AA44

AA48 AA51 AA63 AA64

#### (54) 【発明の名称】回折光学素子及びその製造方法

# (57)【要約】

【課題】 回折効率を向上させた回折光学素子を得る。 【解決手段】 BO素子1(a)上にレジスト膜21を形 成する(b)。次に、レチクル22をマスクとして露光 し、所望の寸法のレジストパターン21 a が形成される (c)。また、階段状周期構造のピッチが7μm以下の領 域をレジストパターン21aによってマスキングする。 BO素子1及びレジストパターン21a上にスパッタ法 を用いて膜厚SiO2とAl2O3から成る8層積層構造 の反射防止膜23を成膜(d)した後に、リフトオフ法を 用いてレジストパターン21a及びこのレジストパター ン21 a 上に成膜した反射防止膜23を除去(e)するこ とにより、BO素子1上の回折格子単位の階段状周期構 造のピッチが7μm以上の所望の位置に、8層積層構造 の反射防止膜23を形成し、BO素子1の階段状周期構 造が形成されていない他面に、(d)と同様にスパッタ法 を用いてSiO<sub>2</sub>とAl<sub>2</sub>O<sub>3</sub>から成る8層積層構造の反 射防止膜24を成膜する(f)ことにより、階段状周期構 造のピッチが 7 μ m以上の領域上の所望の位置に、反射 防止膜23を成膜した回折光学素子25が得られる。



#### 【特許請求の範囲】

【請求項1】 階段状周期構造上に、反射防止膜を有す る領域と該反射防止膜を有しない領域を設けたことを特 徴とする回折光学素子。

【請求項2】 階段状周期構造上に、反射防止膜を形成 する位置に応じてその膜構造を異なるようにしたことを 特徴とする回折光学素子。

【請求項3】 前記反射防止膜を有する領域は、前記反 射防止膜を形成した位置に応じてその膜構造を異なるよ 子。

【請求項4】 前記反射防止膜の有無の領域は、回折パ ターンのピッチ構造に対応することを特徴とする請求項 1に記載の回折光学素子。

【請求項5】 前記反射防止膜の膜構造が、回折パター ンのピッチ構造に対応することを特徴とする請求項2又 は3に記載の回折光学素子。

【請求項6】 前記回折パターンのピッチが短い領域の 前記反射防止膜の層数が、前記回折パターンのピッチが 長い領域の前記反射防止膜の層数よりも少ないことを特 20 徴とする請求項5に記載の回折光学素子。

【請求項7】 前記回折パターンのピッチが短い領域の 前記反射防止膜の膜厚が、前記回折パターンのピッチが 長い領域の前記反射防止膜の膜厚よりも小さいことを特 徴とする請求項5に記載の回折光学素子。

【請求項8】 階段状周期構造上に、反射防止膜を有す る領域と該反射防止膜を有しない領域を形成する際に、 リフトオフ法により一方の領域をマスキングすることを 特徴とする回折光学素子の製造方法。

【請求項9】 階段状周期構造上に、反射防止膜を形成 30 する位置に応じてその膜構造を異なるように前記反射防 止膜を形成する際に、リフトオフ法により一方の領域を マスキングすることを特徴とする回折光学素子の製造方 法。

【請求項10】 請求項1~7に記載の回折光学素子を 有する光学系。

【請求項11】 請求項10に記載の光学系を有する投 影露光装置。

【請求項12】 請求項11に記載の投影露光装置によ る露光工程を含むデバイス製造方法。

### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、例えば光学系のレ ンズとして露光装置、撮影装置、照明装置等に組み込み 使用する回折光学素子及びその製造方法に関するもので ある。

# [0002]

【従来の技術】従来から、回折光学素子は分光器の分光 素子として使用されており、その断面形状は所謂鋸歯状 のブレーズドタイプであり、表面反射を考慮しない場合 50

には、回折効率が100%に達するものもある。一方、 近年では回折を利用した光学素子として、階段状の格子 断面形状を有するバイナリオプティックス(BO)素子 が注目されており、所定周期の階段状周期構造状格子を 形成したBO素子は、色消し効果や非球面効果を有して いるため、新しい光学系への発展に大きな期待が持たれ ている。

【0003】このBO素子はブレーズドタイプ等の現在 の切削加工限界を大幅に超えている。しかしながら、半 うにしたことを特徴とする請求項1に記載の回折光学素 10 導体加工法であるフォトリソグラフィ技術を用いること によって、高精度の微細加工が或る程度可能となってい る。一般に、可視光領域で使用される光学素子の場合に は、金属の型材を用いた型加工による合成樹脂及び硝子 のモールド法により製造が可能であるが、紫外線等の波 長の短い光線に適用するためには使用できる材料が限定 され、更により微細な加工精度及び高い寸法精度が要求 される。

> 【0004】このために、紫外線や遠紫外線に適用可能 なBO素子は、半導体加工用の紫外線を用いたフォトリ ソグラフィ技術及びドライエッチング加工等を用いて作 製する必要がある。

【0005】また、このような回折光学素子の素子表面 の反射防止については、例えばOPTICAL ENGINEERING、3 3、(1994)3537~3546に8段、16段等のBO素子上に多 層の反射防止膜を形成する方法が開示されている。

### [0006]

【発明が解決しようとする課題】BO素子の基板に石 英、露光手段にi線用ステッパ、ドライエッチングに平 行平板型のRIE装置を使用して、フォトリソグラフィ 技術により8段のBO素子を製造し、回折効率を向上さ せるために8段のBO素子の表面にスパッタ法等を用い て反射防止膜を形成することにより、回折効率は階段状 周期構造のピッチの広い領域(低周波域)では多少の向 上が見られる。しかし、ピッチの狭い領域(高周波域) ではBO素子の周期構造単位の側壁にも反射防止膜が成 膜されるために、反射防止膜を形成しない場合よりも回 折効率が低下する。

【0007】図9はBO素子の回折効率を示している。 表面に反射防止膜を成膜しないBO素子A、表面に1層 40 構造の反射防止膜を成膜したBO素子B、表面に8層積 層構造の反射防止膜を成膜したBO素子Cの格子ピッチ に対する回折効率を示している。なお、BO素子A、 B、Cはその裏面には反射防止膜を形成していない。

【0008】階段状周期構造のピッチの広い領域では、 8層積層構造の反射防止膜を形成したBO素子Cの回折 効率は、1層構造の反射防止膜を形成したBO素子Bや 反射防止膜を形成していないBO素子Aの回折効率より も高い。しかし、ピッチが狭くなるに従って、BO素子 Cの回折効率はBO素子BやBO素子Aの回折効率より も低下する。

3

【0009】本発明の目的は、上述の問題点を解消し、 回折効率が高い回折光学素子及びその製造方法を提供す ることにある。

#### [0010]

【課題を解決するための手段】上記目的を達成するため の本発明に係る回折光学素子は、階段状周期構造上に、 反射防止膜を有する領域と該反射防止膜を有しない領域 を設けたことを特徴とする。

【0011】本発明に係る回折光学素子は、。階段状周期構造上に、反射防止膜を形成する位置に応じてその膜 10構造を異なるようにしたことを特徴とする。

【0012】本発明に係る回折光学素子の製造方法は、 階段状周期構造上に、反射防止膜を有する領域と該反射 防止膜を有しない領域を形成する際に、リフトオフ法に より一方の領域をマスキングすることを特徴とする。

【0013】本発明に係る回折光学素子の製造方法は、階段状周期構造上に、反射防止膜を形成する位置に応じてその膜構造を異なるように前記反射防止膜を形成する際に、リフトオフ法により一方の領域をマスキングすることを特徴とする。

### [0014]

【発明の実施の形態】本発明を図 $1\sim$ 図8に図示の実施例に基づいて詳細に説明する。図1は階段状周期構造状の回折格子が形成されたBO素子1の斜視図を示しており、波長 $\lambda=248$ nmのKrFレーザー光を想定して、回折格子である階段状周期構造の数は約1800本としている。また、図2は8段のBO素子1の断面図を示しており、最外周の階段状周期構造は設計値では各段の幅が $0.35\mu$ m、高さは $0.061\mu$ mから成り、回折要素としては階段状周期構造のピッチは $2.8\mu$ m、高さは $0.427\mu$ mである。

【0015】図3は製作時のBO素子1及びマスクの断面図を示している。BO素子1の作製にはクロムマスク11~13を順次に使用する。 $\lambda=365nmのi線用ステッパを使用し、マスクパターンを石英基板上のフォトレジストに縮小焼付けし、このレジストパターンをエッチングマスクとしてドライエッチング(RIE)法を用いて石英基板の表面をエッチング加工する。この工程をそれぞれのクロムマスク11~13を使用して3回繰り返すことにより、8段形状のBO素子1を作製するこ40とができる。なお、BO素子1の作製方法は、これ以外の方法を用いてもよい。$ 

【0016】図4は上述した方法により作成したBO素子1上に反射防止膜を形成するための第1の実施例の製作模式図を示している。図4(a)は上述した方法により作成したSiO2(石英)基板から成る8段の段差を有するBO素子1を示している。図4(b)に示すように、このBO素子1上にフォトレジストを滴下し、スピンコートによりレジストを1 $\mu$ m程度の薄膜とした後に、ベーク処理を行うことによってレジスト膜21を形成す

る。次に、図4 (c)に示すように図示しない露光装置に BO素子1を装着し、所望のパターンを有するレチクル 22をマスクとして露光する。この際に、レジスト膜 21にポジタイプのレジストを用いた場合には、露光された領域は現像液に可溶となり、レチクル22のパターンがレジスト膜 21に転写され、所望の寸法のレジストパターン 21 a が形成される。本実施例においては、階段 状周期構造のピッチが  $7 \mu$  m以下の領域をレジストパターン 21 a によってマスキングする。

【0017】次に、図4(d)に示すように、BO素子1及びレジストパターン21 a 上に、スパッタ法を用いて膜厚約545 n mの $SiO_2$ と $Al_2O_3$ (アルミナ)から成る8 層積層構造の反射防止膜23 を成膜した後に、図4(e)に示すようにリフトオフ法を用いてレジストパターン21 a 及びこのレジストパターン21 a 上に成膜した反射防止膜23 を除去することにより、BO素子1上の階段状周期構造のピッチが $7\mu$  m以上の所望の位置に、8 層積層構造の反射防止膜23 を形成することができる。

20 【0018】続いて、図4(f)に示すように、BO素子 1の階段状周期構造が形成されていない他面に、図4(d)と同様にスパッタ法を用いて膜厚約545nmのS i  $O_2$ とA1 $_2$  $O_3$ から成る8層積層構造の反射防止膜24を成膜する。このようにして、階段状周期構造のピッチが7 $_\mu$ m以上の所望の位置に、反射防止膜23を成膜した回折光学素子25を製作することができる。

【0019】また、BO素子1における階段状周期構造のピッチと反射防止膜23を形成する領域の間係は、成膜手段やBO素子1の構造や反射防止膜23の構造や膜30 厚等の諸条件に応じて変更してもよい。

【0020】図5はBO素子1上に反射防止膜を形成する第2の実施例の製作模式図を示している。先ず、第1の実施例と同様に図5(a)に示すようなBO素子1上に、図5(b)に示すようにレジスト膜31を形成した後に、図5(c)に示すように、所望のパターンを有するレチクル32aのパターンがレジスト膜31に転写されてパターン化され、所望の寸法のレジストパターン31aが形成される。本実施例においては、階段状周期構造のピッチが8μm以上の領域をレジストパターン31aによってマスキングする。

【0021】次に図5(d)に示すように、真空蒸着法を用いてBO素子1及びレジストパターン31a上に膜厚約43nmのMgF2(弗化マグネシウム)から成る反射防止膜33を成膜する。続いて、図5(e)に示すようにリフトオフ法を用いて、レジストパターン31a及びこのレジストパターン31a上に成膜した反射防止膜33を除去することにより、階段状周期構造のピッチが8μm以下の所望の位置に、MgF2から成る反射防止膜5033を形成することができる。

【0022】更に、図5(f)に示すように図5(b)と同様 に、BO素子1及び反射防止膜33上に再度、レジスト 膜31を形成した後に、図5(g)に示すように図5(c)と 同様にレチクル32bをマスクとして露光し現像するこ とにより、所望の寸法のレジストパターン31bを形成 する。また、本実施例におけるこの工程においては、階 段状周期構造のピッチが 8 μ m以下の領域をレジストパ ターン31bによってマスキングする。次に、図5(h) に示すようにスパッタ法を用いて膜厚約545nmのS iO<sub>2</sub>とAl<sub>2</sub>O<sub>3</sub>から成る8層積層構造の反射防止膜3 4を成膜する。続いて、図5(i)に示すようにリフトオ フ法を用いて、レジストパターン31bとこのレジスト パターン31b上の反射防止膜34を除去する。

【0023】次に、図5(j)に示すように、BO素子1 の階段状周期構造が形成されていない他面に、図5(h) と同様にスパッタ法を用いて、膜厚約545nmのSi O<sub>2</sub>とA 1<sub>2</sub>O<sub>3</sub>から成る8層積層構造の反射防止膜35 を成膜する。このようにして、階段状周期構造のピッチ が8μm以下の所望の位置に単層構造の反射防止膜33 構造の反射防止膜34を成膜した回折光学素子36を製 作することができる。

【0024】また、BO素子1における階段状周期構造 のピッチと反射防止膜33、34を形成する領域の間係 は、成膜手段やBO素子1の構造や反射防止膜33、3 4の構造や膜厚等の諸条件に応じて変更してもよい。

【0025】図6はi線或いはKrF等の紫外線を用い た半導体露光装置の構成図を示しており、上述した実施 例により作製した回折光学素子が搭載されている。

【0026】波長  $\lambda = 248 \text{ nm}$  の光源を有する照明系 30 41から出射されたレーザー光はレチクル42を照射 し、レチクル42に描かれたパターンを結像光学系43 によりステージ44上の基板45に1/5の縮小倍率で 描画する。この結像光学系43には、色収差低減と非球 面効果を持たせるために、先の実施例の方法により作製 した回折光学素子46が組み込まれている。なお、この 回折光学素子46は直径120mmで8段の階段状のB O構造を有している。最外周の階段状周期構造は各段の 幅が0.35  $\mu$  m、高さは0.061  $\mu$  m から成り、回 折格子単位としては階段状周期構造のピッチは2.8μ 40 m、高さは0. 427 μ m である。

【0027】図7はICやLSI等の半導体チップ、液 晶パネル或いはCCD等の半導体デバイスの製造工程の フローチャート図を示している。 先ず、ステップ S1に おいて半導体デバイスの回路設計を行い、続いてステッ プS2においてステップS1で設計した回路パターンを EB描画装置等を用いマスクを作成する。一方、ステッ プS3においてシリコン等の材料を用いてウェハを製造 する。その後に、前工程と呼ばれるステップS4におい

ェハを用い、マスクを露光装置内にローディングし、マ スクを搬送しマスクチャックにチャッキングする。

【0028】次に、ウェハをローディングしてアライメ ントのずれを検出して、ウェハステージを駆動して位置 合わせを行い、アライメントが合致すると露光を行う。 露光の終了後にウェハは次のショットへステップ移動 し、リソグラフィ技術によってウェハ上に回路を形成す る。更に、後工程と呼ばれるステップS5において、ス テップS4によって製造されたウェハを用いてダイシン 10 グ、ボンディング等のアッセンブリ工程、チップ封入等 のパッケージング工程を経て半導体チップ化する。チッ プ化された半導体デバイスについて、ステップS6にお いて動作確認テスト、耐久テスト等の検査を行う。この ような一連の工程を経て半導体デバイスは完成し、ステ ップS7に進み出荷される。

【0029】図8は図7におけるステップS4におい て、ウェハプロセスの詳細な製造工程のフローチャート 図を示している。先ず、ステップS11においてウェハ 表面を酸化させる。続いて、ステップS12においてウ を形成し、ピッチが8μm以上の所望の位置に8層積層 20 ェハ表面をCVD法により絶縁膜を形成し、ステップS 13において電極を蒸着法により形成する。更に、ステ ップS14に進みウェハにイオンを打込み、続いてステ ップS15においてウェハ上に感光剤を塗布する。ステ ップS16では、半導体露光装置によりマスクの回路パ ターンをウェハ上の感光剤上に焼付ける。

> 【0030】ステップS17において、ステップS16 において露光したウェハ上の感光剤を現像する。更に、 ステップS18でステップS17において現像したレジ スト像以外の部分をエッチングする。その後に、ステッ プS19においてエッチングが済んで不要となったレジ ストを剥離する。更に、これらの一連の工程を繰り返し 行うことにより、ウェハ上に多重の回路パターンを形成 することができる。

> 【0031】この製造方法を用いれば、ステップS16 においてウェハ面は各種の光学的収差の補正された均一 な照明光により照射されるので、従来は製造が困難であ った高集積度の半導体デバイスを容易かつ確実に製造す ることができる。

### [0032]

【発明の効果】以上説明したように本発明に係る回折光 学素子は、基板に形成した階段状周期構造上に、入射光 の反射率を低減する反射防止膜を成膜したりしなかった . りする領域を設けることにより回折効率が向上する。ま た、階段状周期構造の低周波域に成膜し、高周波域にお いては反射防止膜を成膜しなかったり、或いは薄い反射 防止膜を成膜すれば、階段状周期構造の各素子単位の壁 面に反射防止膜材料が成膜されることがなかったり或い は無視できる程度に少ないため、高周波域の回折効率が 大幅に改善され、可視光線、赤外線、紫外線領域のみな て、ステップS2、S3において用意したマスク及びウ 50 らず、遠紫外線や真空紫外線領域においても使用可能と

なるように性能が向上する。

【0033】また、本発明に係る回折光学素子の製造方法は、基板に形成した階段状周期構造上に反射防止膜を成膜したり、異なる種類の反射防止膜を成膜することにより、回折効率の良好な回折光学素子を安価に製造することができる。

### 【図面の簡単な説明】

【図1】BO素子の斜視図である。

【図2】BO素子の断面図である。

【図3】BO素子とマスクの断面図である。

【図4】第1の実施例の反射防止膜の形成模式図であ る。

【図5】第2の実施例の反射防止膜の形成模式図である。

【図6】半導体露光装置の構成図である。

【図7】半導体デバイスの製造工程のフローチャート図である。

【図8】ウェハプロセスのフローチャート図である。 【図9】回折ピッチに対する回折効率のグラフ図であ

8

### 【符号の説明】

1 BO素子

11、12、13 クロムマスク

21、31 レジスト膜

21a、31a、31b レジストパターン

22、32a、32b レチクル

10 23、24、33、34、35 反射防止膜

25、36、46 回折光学素子

4 1 照明系

42 レチクル

43 結像光学系

44 ステージ

45 基板

